swankmania_HDL.fit.rpt

Fitter report for swankmania_HDL
Mon Nov 26 17:50:31 2007
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 26 17:50:31 2007   ;
; Quartus II Version                 ; 7.2 Build 151 09/26/2007 SJ Web Edition ;
; Revision Name                      ; swankmania_HDL                          ;
; Top-level Entity Name              ; swankmania_HDL                          ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C35F672C6                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 1,042 / 33,216 ( 3 % )                  ;
;     Total combinational functions  ; 990 / 33,216 ( 3 % )                    ;
;     Dedicated logic registers      ; 296 / 33,216 ( < 1 % )                  ;
; Total registers                    ; 296                                     ;
; Total pins                         ; 196 / 475 ( 41 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 355,840 / 483,840 ( 74 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                          ;
+------------------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C35F672C6                   ;                                ;
; Use smart compilation                                                 ; On                             ; Off                            ;
; Router Timing Optimization Level                                      ; MAXIMUM                        ; Normal                         ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Optimize Fast-Corner Timing                                           ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; On                             ; Off                            ;
; Perform Register Duplication for Performance                          ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; On                             ; Off                            ;
; Perform Register Retiming for Performance                             ; On                             ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; On                             ; Off                            ;
; Physical Synthesis Effort Level                                       ; Extra                          ; Normal                         ;
; Maximum processors allowed for parallel compilation                   ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                         ; Off                            ; Off                            ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                           ; Care                           ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                     ; Action     ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Add2~158                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Add2~159                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Add3~112                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_Hsync~183                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|parity_ff~2                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|parity~COUT                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[4]~2015                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|oSRAM_A[4]~1988                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add0~123                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add0~124                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add1~129                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add1~130                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add2~123                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add2~124                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add3~129                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add15~477                                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add15~480                                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add20~211                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add22~201                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|LessThan9~341                                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX[0]~1472                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX[0]~1472_RESYN136_BDD137                                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3082                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3083                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3084                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3085                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3085_RESYN142_BDD143                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3085_RESYN144_BDD145                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3087                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3088                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3089                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3089_RESYN146_BDD147                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3089_RESYN148_BDD149                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3091                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3092                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3093                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3093_RESYN150_BDD151                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3093_RESYN152_BDD153                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3095                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3096                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3097                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3097_RESYN154_BDD155                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3097_RESYN156_BDD157                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3099                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3100                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3101                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3101_RESYN158_BDD159                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3101_RESYN160_BDD161                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3103                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3104                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3105                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3105_RESYN162_BDD163                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3105_RESYN164_BDD165                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3107                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3108                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3109                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3109_RESYN166_BDD167                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3109_RESYN168_BDD169                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3111                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3112                                                                                                                                   ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3113                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3113_RESYN170_BDD171                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrX~3113_RESYN172_BDD173                                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[8]~2197                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[8]~2197_RESYN138_BDD139                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[8]~2197_RESYN140_BDD141                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Y[0]~90                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_dx[0]~847                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_dx~883                                                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|dxAbs[0]~71                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|dyAbs[0]~71                                                                                                                                   ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[0]                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[0]~_Duplicate_376      ; REGOUT           ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[1]                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[1]~_Duplicate_377      ; REGOUT           ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[2]                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[2]~_Duplicate_378      ; REGOUT           ;                       ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[5]                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_HsyncCnt100[5]~_Duplicate_379      ; REGOUT           ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1151w[1]~51                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1151w[1]~51_RESYN666_BDD667 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1151w[1]~51_RESYN668_BDD669 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]~60                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]~61                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]~61_RESYN656_BDD657 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]~61_RESYN658_BDD659 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]~61_RESYN660_BDD661 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[10]~2021                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[10]~2022                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[10]~2022_RESYN662_BDD663                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[10]~2022_RESYN664_BDD665                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[11]~2023                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; FrameCtrl:FrameCtrl0|FrameA_Adr[11]~2023_Duplicate_2036            ; COMBOUT          ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[11]~2023                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[12]~2004                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[12]~2006                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[12]~2006_RESYN648_BDD649                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[12]~2006_RESYN650_BDD651                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[13]~2010                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; FrameCtrl:FrameCtrl0|FrameA_Adr[13]~2010_Duplicate_2035            ; COMBOUT          ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[13]~2010                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[14]~2009                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; FrameCtrl:FrameCtrl0|FrameA_Adr[14]~2009_Duplicate_2034            ; COMBOUT          ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[14]~2009                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[15]~2007                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[15]~2008                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[15]~2008_RESYN652_BDD653                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[15]~2008_RESYN654_BDD655                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add5~142                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add15~457                                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|Add15~460                                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[0]                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[0]~_Duplicate_3130                               ; REGOUT           ;                       ;
; Line:Line0|_AddrY[1]                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[1]~_Duplicate_3131                               ; REGOUT           ;                       ;
; Line:Line0|_AddrY[2]                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[2]~_Duplicate_3132                               ; REGOUT           ;                       ;
; Line:Line0|_AddrY[6]                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[6]~_Duplicate_3128                               ; REGOUT           ;                       ;
; Line:Line0|_AddrY[7]                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[7]~_Duplicate_3129                               ; REGOUT           ;                       ;
; Line:Line0|_AddrY[7]                                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[7]~1479                                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate                     ; REGOUT           ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate_Duplicate           ; REGOUT           ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate_Duplicate                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate_Duplicate_Duplicate ; REGOUT           ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate_Duplicate                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_AddrY[7]~_Duplicate_3129_Duplicate_Duplicate_Duplicate                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[3]~2201                                                                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[3]~2201_RESYN644_BDD645                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
; Line:Line0|_Err[3]~2201_RESYN646_BDD647                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                    ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+--------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/user/swankmania/swankmania_HDL/swankmania_HDL.pin.


+------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                        ;
+---------------------------------------------+--------------------------------------------------------+
; Resource                                    ; Usage                                                  ;
+---------------------------------------------+--------------------------------------------------------+
; Total logic elements                        ; 1,042 / 33,216 ( 3 % )                                 ;
;     -- Combinational with no register       ; 746                                                    ;
;     -- Register only                        ; 52                                                     ;
;     -- Combinational with a register        ; 244                                                    ;
;                                             ;                                                        ;
; Logic element usage by number of LUT inputs ;                                                        ;
;     -- 4 input functions                    ; 287                                                    ;
;     -- 3 input functions                    ; 443                                                    ;
;     -- <=2 input functions                  ; 260                                                    ;
;     -- Register only                        ; 52                                                     ;
;                                             ;                                                        ;
; Logic elements by mode                      ;                                                        ;
;     -- normal mode                          ; 621                                                    ;
;     -- arithmetic mode                      ; 369                                                    ;
;                                             ;                                                        ;
; Total registers*                            ; 296 / 34,593 ( < 1 % )                                 ;
;     -- Dedicated logic registers            ; 296 / 33,216 ( < 1 % )                                 ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                      ;
;                                             ;                                                        ;
; Total LABs:  partially or completely used   ; 84 / 2,076 ( 4 % )                                     ;
; User inserted logic elements                ; 0                                                      ;
; Virtual pins                                ; 0                                                      ;
; I/O pins                                    ; 196 / 475 ( 41 % )                                     ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                        ;
; Global signals                              ; 3                                                      ;
; M4Ks                                        ; 89 / 105 ( 85 % )                                      ;
; Total memory bits                           ; 355,840 / 483,840 ( 74 % )                             ;
; Total RAM block bits                        ; 410,112 / 483,840 ( 85 % )                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                         ;
; PLLs                                        ; 1 / 4 ( 25 % )                                         ;
; Global clocks                               ; 3 / 16 ( 19 % )                                        ;
; Average interconnect usage                  ; 2%                                                     ;
; Peak interconnect usage                     ; 11%                                                    ;
; Maximum fan-out node                        ; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 300                                                    ;
; Highest non-global fan-out signal           ; FrameCtrl:FrameCtrl0|FrameA_Adr[0]~2011                ;
; Highest non-global fan-out                  ; 86                                                     ;
; Total fan-out                               ; 5305                                                   ;
; Average fan-out                             ; 3.27                                                   ;
+---------------------------------------------+--------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; iButton_[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iButton_[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iButton_[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iButton_[3] ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iClk27      ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iClk50      ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSwitch[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; oHex0[0]    ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[1]    ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[2]    ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[3]    ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[4]    ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[5]    ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex0[6]    ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[0]    ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[1]    ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[2]    ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[3]    ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[4]    ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[5]    ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex1[6]    ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[0]    ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[1]    ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[2]    ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[3]    ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[4]    ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[5]    ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex2[6]    ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[0]    ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[1]    ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[2]    ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[3]    ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[4]    ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[5]    ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex3[6]    ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[0]    ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[1]    ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[2]    ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[3]    ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[4]    ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[5]    ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex4[6]    ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[0]    ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[1]    ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[2]    ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[3]    ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[4]    ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[5]    ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex5[6]    ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[0]    ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[1]    ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[2]    ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[3]    ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[4]    ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[5]    ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex6[6]    ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[0]    ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[1]    ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[2]    ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[3]    ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[4]    ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[5]    ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHex7[6]    ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[0]    ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[1]    ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[2]    ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[3]    ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[4]    ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[5]    ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[6]    ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[7]    ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[8]    ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[0]    ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[10]   ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[11]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[12]   ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[13]   ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[14]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[15]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[16]   ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[17]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[1]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[2]    ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[3]    ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[4]    ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[5]    ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[6]    ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[7]    ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[8]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[9]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE_   ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_LB_   ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_OE_   ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_UB_   ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_WE_   ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; ioGPIO0[0]    ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[10]   ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[11]   ; P18   ; 5        ; 65           ; 29           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[12]   ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[13]   ; G24   ; 5        ; 65           ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[14]   ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[15]   ; G25   ; 5        ; 65           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[16]   ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[17]   ; H24   ; 5        ; 65           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[18]   ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[19]   ; J24   ; 5        ; 65           ; 26           ; 1           ; 66                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[1]    ; J22   ; 5        ; 65           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[20]   ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[21]   ; H26   ; 5        ; 65           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[22]   ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[23]   ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[2]    ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[3]    ; E25   ; 5        ; 65           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[4]    ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[5]    ; F23   ; 5        ; 65           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[6]    ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[7]    ; J20   ; 5        ; 65           ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[8]    ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO0[9]    ; F26   ; 5        ; 65           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[0]    ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[10]   ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[11]   ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[12]   ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[13]   ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[14]   ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[15]   ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[16]   ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[17]   ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[18]   ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[19]   ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[1]    ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[20]   ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[21]   ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[22]   ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[23]   ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[24]   ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[25]   ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[2]    ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[3]    ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[4]    ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[5]    ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[6]    ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[7]    ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[8]    ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioGPIO1[9]    ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ioSRAM_IO[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 39 / 65 ( 60 % ) ; 3.3V          ; --           ;
; 6        ; 40 / 59 ( 68 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; iSwitch[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; ioSRAM_IO[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; ioSRAM_IO[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; ioSRAM_IO[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; oHex1[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; oHex1[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; oHex3[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; oHex3[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; ioSRAM_IO[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; oHex0[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; oHex2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; oHex1[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; oHex2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; oHex2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; ioSRAM_IO[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; ioSRAM_IO[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; oSRAM_CE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; oHex0[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; iSwitch[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; oHex2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; oHex2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; ioSRAM_IO[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; oSRAM_OE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; oHex0[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; iSwitch[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; ioSRAM_IO[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; ioSRAM_IO[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; ioSRAM_IO[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; oSRAM_LB_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; oSRAM_WE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; oHex0[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; iSwitch[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; ioSRAM_IO[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; ioSRAM_IO[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; ioSRAM_IO[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; oSRAM_UB_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; oHex0[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; iSwitch[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; iSwitch[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; iSwitch[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; iClk27                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; ioGPIO0[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; ioGPIO0[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; ioGPIO0[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; ioGPIO0[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; ioGPIO0[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; ioGPIO0[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; ioGPIO0[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; ioGPIO0[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; ioGPIO0[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; ioGPIO0[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; iButton_[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; ioGPIO0[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; ioGPIO0[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; ioGPIO0[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; ioGPIO0[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; ioGPIO0[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; ioGPIO0[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; ioGPIO0[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; ioGPIO0[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; ioGPIO0[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; ioGPIO0[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; ioGPIO0[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; ioGPIO0[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; ioGPIO1[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; ioGPIO1[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; oHex7[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; oHex7[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; oHex7[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; oHex7[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; oHex7[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; oHex6[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; oHex6[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; oHex6[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; oHex6[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; ioGPIO1[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; ioGPIO1[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; ioGPIO1[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; ioGPIO1[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; ioGPIO1[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; ioGPIO1[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; ioGPIO1[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; iSwitch[10]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; iClk50                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; oHex7[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; ioGPIO0[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; ioGPIO1[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; iButton_[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; ioGPIO1[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; iSwitch[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; iSwitch[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; iSwitch[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; iSwitch[12]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; oHex6[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; oHex6[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; oHex5[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; oHex5[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; oHex7[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; ioGPIO0[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; iButton_[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; ioGPIO1[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; iSwitch[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; oHex6[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; oHex5[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; oHex5[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; oHex5[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; oHex4[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; oHex4[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; ioGPIO1[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; ioGPIO1[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; ioGPIO1[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; oHex5[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; oHex4[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; oHex4[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; iSwitch[13]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; oHex5[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; ioGPIO1[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; ioGPIO1[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; ioGPIO1[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; ioGPIO1[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; ioGPIO1[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; ioGPIO1[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; ioGPIO1[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; oHex4[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; oHex4[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; iSwitch[14]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; iSwitch[15]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; oHex4[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; oHex3[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; ioGPIO1[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; ioGPIO1[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; ioGPIO1[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; ioGPIO1[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; iSwitch[16]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; iSwitch[17]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; oHex0[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; oHex0[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; oHex1[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; oHex1[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; oHex2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; ioSRAM_IO[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; ioSRAM_IO[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; oHex1[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; oHex3[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; iButton_[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; ioSRAM_IO[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; oHex1[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; oHex3[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; oHex2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; oHex3[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; oHex3[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+----------------------------------+----------------------------------------------+
; Name                             ; PLL_Sys:PLL_Sys0|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+
; PLL mode                         ; Normal                                       ;
; Compensate clock                 ; clock0                                       ;
; Self reset on gated loss of lock ; Off                                          ;
; Gate lock counter                ; --                                           ;
; Input frequency 0                ; 50.0 MHz                                     ;
; Input frequency 1                ; --                                           ;
; Nominal PFD frequency            ; 50.0 MHz                                     ;
; Nominal VCO frequency            ; 400.0 MHz                                    ;
; VCO post scale                   ; 2                                            ;
; VCO multiply                     ; --                                           ;
; VCO divide                       ; --                                           ;
; Freq min lock                    ; 37.5 MHz                                     ;
; Freq max lock                    ; 62.5 MHz                                     ;
; M VCO Tap                        ; 0                                            ;
; M Initial                        ; 1                                            ;
; M value                          ; 8                                            ;
; N value                          ; 1                                            ;
; Preserve counter order           ; Off                                          ;
; PLL location                     ; PLL_1                                        ;
; Inclk0 signal                    ; iClk50                                       ;
; Inclk1 signal                    ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                           ;
+----------------------------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                           ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 25  ; 16.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; 1       ; 0       ;
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C1      ; 4             ; 2/2 Even   ; 1       ; 0       ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |swankmania_HDL                                  ; 1042 (4)    ; 296 (0)                   ; 0 (0)         ; 355840      ; 89   ; 0            ; 0       ; 0         ; 196  ; 0            ; 746 (4)      ; 52 (0)            ; 244 (0)          ; |swankmania_HDL                                                                                                                                          ; work         ;
;    |ACX705AKM_Ctrl:ACX705AKM_Ctrl0|              ; 99 (97)     ; 49 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 6 (5)             ; 43 (42)          ; |swankmania_HDL|ACX705AKM_Ctrl:ACX705AKM_Ctrl0                                                                                                           ; work         ;
;       |Debounce:Debounce0|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |swankmania_HDL|ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Debounce:Debounce0                                                                                        ; work         ;
;    |ComCtrl:ComCtrl0|                            ; 213 (75)    ; 146 (57)                  ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (18)      ; 35 (3)            ; 111 (53)         ; |swankmania_HDL|ComCtrl:ComCtrl0                                                                                                                         ; work         ;
;       |CmdDecoder:CmdDecoder0|                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |swankmania_HDL|ComCtrl:ComCtrl0|CmdDecoder:CmdDecoder0                                                                                                  ; work         ;
;          |lpm_decode:lpm_decode_component|       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |swankmania_HDL|ComCtrl:ComCtrl0|CmdDecoder:CmdDecoder0|lpm_decode:lpm_decode_component                                                                  ; work         ;
;             |decode_c8f:auto_generated|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |swankmania_HDL|ComCtrl:ComCtrl0|CmdDecoder:CmdDecoder0|lpm_decode:lpm_decode_component|decode_c8f:auto_generated                                        ; work         ;
;       |ComFIFO:ComFIFO0|                         ; 138 (0)     ; 89 (0)                    ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 32 (0)            ; 57 (0)           ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0                                                                                                        ; work         ;
;          |dcfifo:dcfifo_component|               ; 138 (0)     ; 89 (0)                    ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 32 (0)            ; 57 (0)           ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component                                                                                ; work         ;
;             |dcfifo_k1j1:auto_generated|         ; 138 (37)    ; 89 (22)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (15)      ; 32 (8)            ; 57 (2)           ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated                                                     ; work         ;
;                |a_gray2bin_ldb:wrptr_g_gray2bin| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_gray2bin_ldb:wrptr_g_gray2bin                     ; work         ;
;                |a_gray2bin_ldb:ws_dgrp_gray2bin| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_gray2bin_ldb:ws_dgrp_gray2bin                     ; work         ;
;                |a_graycounter_d2c:wrptr_gp|      ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 9 (9)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp                          ; work         ;
;                |a_graycounter_e2c:wrptr_g1p|     ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p                         ; work         ;
;                |a_graycounter_p96:rdptr_g1p|     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_p96:rdptr_g1p                         ; work         ;
;                |alt_synch_pipe_gv7:ws_dgrp|      ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 3 (0)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp                          ; work         ;
;                   |dffpipe_d09:dffpipe5|         ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 3 (3)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5     ; work         ;
;                |altsyncram_amu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram                             ; work         ;
;                   |altsyncram_6p81:altsyncram3|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3 ; work         ;
;                |dffpipe_a09:ws_brp|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp                                  ; work         ;
;                |dffpipe_a09:ws_bwp|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp                                  ; work         ;
;                |mux_1u7:rdemp_eq_comp_lsb_mux|   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                       ; work         ;
;                |mux_1u7:rdemp_eq_comp_msb_mux|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                       ; work         ;
;                |mux_1u7:wrfull_eq_comp_lsb_mux|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|mux_1u7:wrfull_eq_comp_lsb_mux                      ; work         ;
;                |mux_1u7:wrfull_eq_comp_msb_mux|  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |swankmania_HDL|ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|mux_1u7:wrfull_eq_comp_msb_mux                      ; work         ;
;    |Flip:Flip0|                                  ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |swankmania_HDL|Flip:Flip0                                                                                                                               ; work         ;
;    |FrameCtrl:FrameCtrl0|                        ; 186 (110)   ; 9 (1)                     ; 0 (0)         ; 345600      ; 86   ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (102)    ; 0 (0)             ; 14 (12)          ; |swankmania_HDL|FrameCtrl:FrameCtrl0                                                                                                                     ; work         ;
;       |FrameA:FrameA0|                           ; 78 (0)      ; 8 (0)                     ; 0 (0)         ; 345600      ; 86   ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 8 (0)            ; |swankmania_HDL|FrameCtrl:FrameCtrl0|FrameA:FrameA0                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|       ; 78 (0)      ; 8 (0)                     ; 0 (0)         ; 345600      ; 86   ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 8 (0)            ; |swankmania_HDL|FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component                                                                      ; work         ;
;             |altsyncram_00b1:auto_generated|     ; 78 (8)      ; 8 (8)                     ; 0 (0)         ; 345600      ; 86   ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 8 (6)            ; |swankmania_HDL|FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated                                       ; work         ;
;                |decode_jpa:decode3|              ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3                    ; work         ;
;                |mux_4kb:mux2|                    ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 2 (2)            ; |swankmania_HDL|FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|mux_4kb:mux2                          ; work         ;
;    |Line:Line0|                                  ; 498 (498)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (413)    ; 11 (11)           ; 74 (74)          ; |swankmania_HDL|Line:Line0                                                                                                                               ; work         ;
;    |PLL_Sys:PLL_Sys0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|PLL_Sys:PLL_Sys0                                                                                                                         ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|PLL_Sys:PLL_Sys0|altpll:altpll_component                                                                                                 ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[0].Digit|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[0].Digit                                                                                                      ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[1].Digit|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[1].Digit                                                                                                      ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[2].Digit|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[2].Digit                                                                                                      ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[4].Digit|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[4].Digit                                                                                                      ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[5].Digit|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[5].Digit                                                                                                      ; work         ;
;    |SSHLEDMDCtrl:gSSHLEDMDCtrl[6].Digit|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |swankmania_HDL|SSHLEDMDCtrl:gSSHLEDMDCtrl[6].Digit                                                                                                      ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; ioGPIO0[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[9]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[11]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[13]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[15]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[16]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[17]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[18]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[19]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[20]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[21]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioGPIO0[22]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO0[23]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[5]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[7]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[9]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[11]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[13]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[15]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[16]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[17]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[18]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[19]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[20]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[21]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[22]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[23]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[24]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioGPIO1[25]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[0]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[1]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[2]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[3]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[4]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[5]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[6]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[7]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[8]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ioSRAM_IO[9]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[10] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[11] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[12] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[13] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[14] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ioSRAM_IO[15] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; iClk27        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[2]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[3]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[4]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[5]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[6]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[7]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[8]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[9]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[10]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[11]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[12]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[13]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[14]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[15]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[16]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSwitch[17]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iButton_[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iButton_[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iButton_[2]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; iButton_[3]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; oLEDR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex7[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex6[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex5[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex4[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oHex0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE_     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_WE_     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_LB_     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_UB_     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_     ; Output   ; --            ; --            ; --                    ; --  ;
; iClk50        ; Input    ; --            ; --            ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ioGPIO0[0]                                                                                                                                                   ;                   ;         ;
; ioGPIO0[1]                                                                                                                                                   ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a0 ; 0                 ; 6       ;
; ioGPIO0[2]                                                                                                                                                   ;                   ;         ;
; ioGPIO0[3]                                                                                                                                                   ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a0 ; 1                 ; 6       ;
; ioGPIO0[4]                                                                                                                                                   ;                   ;         ;
; ioGPIO0[5]                                                                                                                                                   ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a2 ; 1                 ; 6       ;
; ioGPIO0[6]                                                                                                                                                   ;                   ;         ;
; ioGPIO0[7]                                                                                                                                                   ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a2 ; 1                 ; 6       ;
; ioGPIO0[8]                                                                                                                                                   ;                   ;         ;
; ioGPIO0[9]                                                                                                                                                   ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a4 ; 1                 ; 6       ;
; ioGPIO0[10]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[11]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a4 ; 0                 ; 6       ;
; ioGPIO0[12]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[13]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a0 ; 1                 ; 6       ;
; ioGPIO0[14]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[15]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a0 ; 0                 ; 6       ;
; ioGPIO0[16]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[17]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a4 ; 1                 ; 6       ;
; ioGPIO0[18]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[19]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a0 ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a2 ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a4 ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                       ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|wrfull_eq_comp_msb_mux_reg                                       ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[8]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[8]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[7]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[7]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[6]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[6]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~66                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~65                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~65                                  ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~66                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~64                                  ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~64                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~63                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~63                                  ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~62                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~62                                  ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[0]~61                                  ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[0]~61                                  ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_bwp|dffe7a[9]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|dffpipe_a09:ws_brp|dffe7a[9]                                     ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[1]                        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[3]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[2]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa1                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa3                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa2                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa5                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa0                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa4                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[0]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[5]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[4]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[9]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[10]                       ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[8]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[7]                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|counter_ffa[6]                        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa6                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa9                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa10                        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa8                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|counter_ffa7                         ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[8]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[10]       ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[9]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[7]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[6]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[5]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[4]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[3]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[2]        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[1]        ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|alt_synch_pipe_gv7:ws_dgrp|dffpipe_d09:dffpipe5|dffe6a[0]        ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_d2c:wrptr_gp|parity_ff                             ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|a_graycounter_e2c:wrptr_g1p|parity_ff                            ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[5]                                               ; 0                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[10]                                              ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[8]                                               ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[7]                                               ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[9]                                               ; 1                 ; 0       ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|delayed_wrptr_g[6]                                               ; 1                 ; 0       ;
; ioGPIO0[20]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[21]                                                                                                                                                  ;                   ;         ;
;      - ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ram_block4a4 ; 1                 ; 6       ;
; ioGPIO0[22]                                                                                                                                                  ;                   ;         ;
; ioGPIO0[23]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[0]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[1]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[2]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[3]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[4]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[5]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[6]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[7]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[8]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[9]                                                                                                                                                   ;                   ;         ;
; ioGPIO1[10]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[11]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[12]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[13]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[14]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[15]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[16]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[17]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[18]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[19]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[20]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[21]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[22]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[23]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[24]                                                                                                                                                  ;                   ;         ;
; ioGPIO1[25]                                                                                                                                                  ;                   ;         ;
; ioSRAM_IO[0]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[0]~5408                                                                                                                      ; 0                 ; 6       ;
; ioSRAM_IO[1]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[1]~5404                                                                                                                      ; 0                 ; 6       ;
; ioSRAM_IO[2]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[2]~5400                                                                                                                      ; 1                 ; 6       ;
; ioSRAM_IO[3]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[3]~5396                                                                                                                      ; 0                 ; 6       ;
; ioSRAM_IO[4]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[4]~5392                                                                                                                      ; 1                 ; 6       ;
; ioSRAM_IO[5]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[5]~5388                                                                                                                      ; 0                 ; 6       ;
; ioSRAM_IO[6]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[6]~5384                                                                                                                      ; 0                 ; 6       ;
; ioSRAM_IO[7]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[7]~5380                                                                                                                      ; 1                 ; 6       ;
; ioSRAM_IO[8]                                                                                                                                                 ;                   ;         ;
;      - FrameCtrl:FrameCtrl0|oQ0[8]~5376                                                                                                                      ; 1                 ; 6       ;
; ioSRAM_IO[9]                                                                                                                                                 ;                   ;         ;
; ioSRAM_IO[10]                                                                                                                                                ;                   ;         ;
; ioSRAM_IO[11]                                                                                                                                                ;                   ;         ;
; ioSRAM_IO[12]                                                                                                                                                ;                   ;         ;
; ioSRAM_IO[13]                                                                                                                                                ;                   ;         ;
; ioSRAM_IO[14]                                                                                                                                                ;                   ;         ;
; ioSRAM_IO[15]                                                                                                                                                ;                   ;         ;
; iClk27                                                                                                                                                       ;                   ;         ;
; iSwitch[0]                                                                                                                                                   ;                   ;         ;
; iSwitch[1]                                                                                                                                                   ;                   ;         ;
; iSwitch[2]                                                                                                                                                   ;                   ;         ;
; iSwitch[3]                                                                                                                                                   ;                   ;         ;
; iSwitch[4]                                                                                                                                                   ;                   ;         ;
; iSwitch[5]                                                                                                                                                   ;                   ;         ;
; iSwitch[6]                                                                                                                                                   ;                   ;         ;
; iSwitch[7]                                                                                                                                                   ;                   ;         ;
; iSwitch[8]                                                                                                                                                   ;                   ;         ;
; iSwitch[9]                                                                                                                                                   ;                   ;         ;
; iSwitch[10]                                                                                                                                                  ;                   ;         ;
; iSwitch[11]                                                                                                                                                  ;                   ;         ;
; iSwitch[12]                                                                                                                                                  ;                   ;         ;
; iSwitch[13]                                                                                                                                                  ;                   ;         ;
; iSwitch[14]                                                                                                                                                  ;                   ;         ;
; iSwitch[15]                                                                                                                                                  ;                   ;         ;
; iSwitch[16]                                                                                                                                                  ;                   ;         ;
; iSwitch[17]                                                                                                                                                  ;                   ;         ;
; iButton_[0]                                                                                                                                                  ;                   ;         ;
; iButton_[1]                                                                                                                                                  ;                   ;         ;
; iButton_[2]                                                                                                                                                  ;                   ;         ;
; iButton_[3]                                                                                                                                                  ;                   ;         ;
; iClk50                                                                                                                                                       ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                            ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Debounce:Debounce0|_Q                                                                                            ; LCFF_X28_Y20_N21   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|Equal0~141                                                                                                       ; LCCOMB_X64_Y19_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK                                                                                                             ; LCFF_X29_Y18_N31   ; 20      ; Clock                    ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK8                                                                                                            ; LCFF_X28_Y18_N15   ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|always5~0                                                                                                        ; LCCOMB_X29_Y19_N6  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[9] ; M4K_X52_Y26        ; 19      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|int_wrfull                                                 ; LCCOMB_X64_Y27_N16 ; 12      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|valid_rdreq                                                ; LCCOMB_X53_Y26_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|_Color[0]~819                                                                                                                  ; LCCOMB_X32_Y16_N24 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4952                                                                                                          ; LCCOMB_X32_Y16_N20 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4955                                                                                                          ; LCCOMB_X32_Y16_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4972                                                                                                          ; LCCOMB_X36_Y19_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4981                                                                                                          ; LCCOMB_X32_Y15_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1160w[3]           ; LCCOMB_X27_Y18_N28 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1177w[3]           ; LCCOMB_X27_Y18_N18 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1187w[3]           ; LCCOMB_X27_Y18_N20 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1197w[3]           ; LCCOMB_X27_Y18_N30 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1207w[3]           ; LCCOMB_X27_Y18_N22 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1217w[3]           ; LCCOMB_X27_Y18_N6  ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1227w[3]           ; LCCOMB_X27_Y18_N8  ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1237w[3]           ; LCCOMB_X27_Y18_N16 ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1256w[3]~47        ; LCCOMB_X27_Y18_N4  ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1267w[3]~61        ; LCCOMB_X27_Y18_N2  ; 5       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; FrameCtrl:FrameCtrl0|oSRAM_WE_~20                                                                                                               ; LCCOMB_X28_Y16_N12 ; 17      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Line:Line0|LessThan2~37                                                                                                                         ; LCCOMB_X35_Y17_N26 ; 76      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Line:Line0|_Done                                                                                                                                ; LCFF_X30_Y18_N1    ; 39      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Line:Line0|_NegativeYStep~2442                                                                                                                  ; LCCOMB_X32_Y20_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Line:Line0|always0~0                                                                                                                            ; LCCOMB_X35_Y17_N0  ; 27      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk0                                                                                                  ; PLL_1              ; 1       ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1                                                                                                  ; PLL_1              ; 300     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb~25                                                                                                                                         ; LCCOMB_X32_Y16_N14 ; 75      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; comb~26                                                                                                                                         ; LCCOMB_X28_Y16_N24 ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; iClk50                                                                                                                                          ; PIN_N2             ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; ioGPIO0[19]~4                                                                                                                                   ; PIN_J24            ; 66      ; Clock                    ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK            ; LCFF_X29_Y18_N31 ; 20      ; Global Clock         ; GCLK14           ; --                        ;
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk0 ; PLL_1            ; 1       ; Global Clock         ; GCLK3            ; --                        ;
; PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1 ; PLL_1            ; 300     ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; FrameCtrl:FrameCtrl0|FrameA_Adr[10]~2022                                                                                                        ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[9]~2020                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[8]~2019                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[7]~2018                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[6]~2017                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[5]~2016                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[4]~2015                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[3]~2014                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[2]~2013                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[1]~2012                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[0]~2011                                                                                                         ; 86      ;
; FrameCtrl:FrameCtrl0|FrameA_Adr[11]~2024                                                                                                        ; 81      ;
; FrameCtrl:FrameCtrl0|_Face0                                                                                                                     ; 81      ;
; Line:Line0|LessThan2~37                                                                                                                         ; 76      ;
; comb~25                                                                                                                                         ; 75      ;
; ioGPIO0[19]~4                                                                                                                                   ; 66      ;
; ComCtrl:ComCtrl0|_Polyline                                                                                                                      ; 46      ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|out_address_reg_a[0]                         ; 45      ;
; ComCtrl:ComCtrl0|_Dot                                                                                                                           ; 45      ;
; Line:Line0|LessThan7~128                                                                                                                        ; 45      ;
; Line:Line0|_Done                                                                                                                                ; 39      ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|out_address_reg_a[1]                         ; 36      ;
; Line:Line0|always0~0                                                                                                                            ; 27      ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|out_address_reg_a[2]                         ; 27      ;
; ComCtrl:ComCtrl0|_Flip                                                                                                                          ; 25      ;
; ComCtrl:ComCtrl0|oPolyline                                                                                                                      ; 20      ;
; Line:Line0|LessThan9~338                                                                                                                        ; 19      ;
; Line:Line0|Add20~229                                                                                                                            ; 19      ;
; Line:Line0|LessThan4~128                                                                                                                        ; 19      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[9] ; 19      ;
; Line:Line0|LessThan9~342                                                                                                                        ; 18      ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|out_address_reg_a[3]                         ; 18      ;
; comb~26                                                                                                                                         ; 17      ;
; FrameCtrl:FrameCtrl0|oSRAM_WE_~20                                                                                                               ; 17      ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4972                                                                                                          ; 16      ;
; ComCtrl:ComCtrl0|_VertexBuf[3][0]~4955                                                                                                          ; 16      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|valid_rdreq                                                ; 16      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[3] ; 15      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[2] ; 15      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[1] ; 15      ;
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|q_a[0] ; 15      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][0]                                                                                                               ; 14      ;
; ACX705AKM_Ctrl:ACX705AKM_Ctrl0|always5~0                                                                                                        ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][1]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][2]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][3]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][4]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][5]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][6]                                                                                                               ; 12      ;
; ComCtrl:ComCtrl0|_VertexBuf[0][7]                                                                                                               ; 12      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF            ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ComCtrl:ComCtrl0|ComFIFO:ComFIFO0|dcfifo:dcfifo_component|dcfifo_k1j1:auto_generated|altsyncram_amu:fifo_ram|altsyncram_6p81:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 3    ; None           ; M4K_X52_Y26, M4K_X52_Y27, M4K_X52_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Single Port    ; Dual Clocks ; 38400        ; 9            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 345600 ; 38400                       ; 9                           ; --                          ; --                          ; 345600              ; 86   ; ../startup.hex ; M4K_X13_Y6, M4K_X13_Y30, M4K_X26_Y18, M4K_X13_Y7, M4K_X13_Y2, M4K_X26_Y11, M4K_X13_Y10, M4K_X26_Y20, M4K_X26_Y1, M4K_X13_Y25, M4K_X26_Y17, M4K_X52_Y20, M4K_X13_Y20, M4K_X13_Y17, M4K_X26_Y4, M4K_X13_Y8, M4K_X52_Y13, M4K_X52_Y24, M4K_X52_Y12, M4K_X13_Y21, M4K_X13_Y32, M4K_X13_Y24, M4K_X13_Y23, M4K_X26_Y30, M4K_X26_Y22, M4K_X13_Y22, M4K_X26_Y34, M4K_X13_Y34, M4K_X13_Y18, M4K_X26_Y2, M4K_X13_Y16, M4K_X26_Y15, M4K_X26_Y5, M4K_X13_Y4, M4K_X26_Y19, M4K_X26_Y14, M4K_X13_Y28, M4K_X13_Y3, M4K_X13_Y19, M4K_X26_Y32, M4K_X13_Y33, M4K_X13_Y9, M4K_X13_Y29, M4K_X26_Y8, M4K_X13_Y13, M4K_X26_Y33, M4K_X26_Y35, M4K_X13_Y26, M4K_X13_Y12, M4K_X26_Y29, M4K_X52_Y10, M4K_X52_Y8, M4K_X26_Y21, M4K_X13_Y27, M4K_X26_Y10, M4K_X13_Y31, M4K_X52_Y14, M4K_X26_Y6, M4K_X26_Y25, M4K_X52_Y15, M4K_X52_Y9, M4K_X26_Y3, M4K_X26_Y27, M4K_X26_Y7, M4K_X26_Y23, M4K_X52_Y21, M4K_X52_Y22, M4K_X26_Y12, M4K_X26_Y26, M4K_X26_Y13, M4K_X52_Y23, M4K_X26_Y9, M4K_X26_Y28, M4K_X26_Y16, M4K_X26_Y31, M4K_X52_Y19, M4K_X52_Y17, M4K_X13_Y14, M4K_X52_Y25, M4K_X52_Y11, M4K_X52_Y16, M4K_X13_Y5, M4K_X13_Y15, M4K_X52_Y18, M4K_X13_Y11, M4K_X26_Y24 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,756 / 94,460 ( 3 % ) ;
; C16 interconnects          ; 129 / 3,315 ( 4 % )    ;
; C4 interconnects           ; 1,523 / 60,840 ( 3 % ) ;
; Direct links               ; 357 / 94,460 ( < 1 % ) ;
; Global clocks              ; 3 / 16 ( 19 % )        ;
; Local interconnects        ; 411 / 33,216 ( 1 % )   ;
; R24 interconnects          ; 179 / 3,091 ( 6 % )    ;
; R4 interconnects           ; 1,649 / 81,294 ( 2 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.40) ; Number of LABs  (Total = 84) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 2                            ;
; 3                                           ; 5                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 4                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
; 10                                          ; 0                            ;
; 11                                          ; 5                            ;
; 12                                          ; 3                            ;
; 13                                          ; 3                            ;
; 14                                          ; 10                           ;
; 15                                          ; 1                            ;
; 16                                          ; 41                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.10) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 50                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 17                           ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.29) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 5                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 5                            ;
; 15                                           ; 2                            ;
; 16                                           ; 7                            ;
; 17                                           ; 5                            ;
; 18                                           ; 6                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.40) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 3                            ;
; 3                                               ; 6                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 7                            ;
; 10                                              ; 7                            ;
; 11                                              ; 8                            ;
; 12                                              ; 3                            ;
; 13                                              ; 4                            ;
; 14                                              ; 6                            ;
; 15                                              ; 7                            ;
; 16                                              ; 5                            ;
; 17                                              ; 2                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.83) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 6                            ;
; 3                                            ; 1                            ;
; 4                                            ; 8                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 6                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 7                            ;
; 25                                           ; 4                            ;
; 26                                           ; 5                            ;
; 27                                           ; 4                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Mon Nov 26 17:49:11 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off swankmania_HDL -c swankmania_HDL
Info: Selected device EP2C35F672C6 for design "swankmania_HDL"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Implemented PLL "PLL_Sys:PLL_Sys0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 8, clock division of 25, and phase shift of 0 degrees (0 ps) for PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock incremental compilation is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 1567 of 1567 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node PLL_Sys:PLL_Sys0|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ioGPIO1[25]
        Info: Destination node ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK100a
        Info: Destination node ACX705AKM_Ctrl:ACX705AKM_Ctrl0|_MCK~2
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Found 0 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 3 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:07
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning: Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TCS" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iUSB_DACK1_" is assigned to location or region, but does not exist in design
    Warning: Node "iUSB_DACK2_" is assigned to location or region, but does not exist in design
    Warning: Node "iUSB_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "iUSB_INT2" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[24]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[25]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[26]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[27]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[28]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[29]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[30]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[31]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[32]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[33]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[34]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO0[35]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[32]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[33]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[34]" is assigned to location or region, but does not exist in design
    Warning: Node "ioGPIO1[35]" is assigned to location or region, but does not exist in design
    Warning: Node "ioI2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ioSDRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ioUSB_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oI2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_BA_[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_BA_[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_CAS_" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_CS_" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_DQM" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_RAS_" is assigned to location or region, but does not exist in design
    Warning: Node "oSDRAM_WE_" is assigned to location or region, but does not exist in design
    Warning: Node "oTD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_CS_" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_DREQ2" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_OTG_DM1" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_OTG_DP1" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_RD_" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_RESET_" is assigned to location or region, but does not exist in design
    Warning: Node "oUSB_WR_" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_BLANK" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[19]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[20]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[21]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[22]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[23]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[24]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[25]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[26]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[27]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[28]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[29]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_RGB[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_SYNC" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_VS" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 5 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 80 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:38
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:48
Info: Estimated most critical path is register to memory delay of 9.463 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X31_Y20; Fanout = 1; REG Node = 'Line:Line0|_AddrY[0]~_Duplicate_3130'
    Info: 2: + IC(0.455 ns) + CELL(0.414 ns) = 0.869 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add4~133'
    Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.940 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add4~135'
    Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.011 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add4~137'
    Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.082 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add4~139'
    Info: 6: + IC(0.000 ns) + CELL(0.410 ns) = 1.492 ns; Loc. = LAB_X31_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add4~140'
    Info: 7: + IC(0.588 ns) + CELL(0.414 ns) = 2.494 ns; Loc. = LAB_X30_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add5~129'
    Info: 8: + IC(0.000 ns) + CELL(0.410 ns) = 2.904 ns; Loc. = LAB_X30_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add5~130'
    Info: 9: + IC(0.588 ns) + CELL(0.414 ns) = 3.906 ns; Loc. = LAB_X29_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add6~343'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 3.977 ns; Loc. = LAB_X29_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add6~345'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 4.048 ns; Loc. = LAB_X29_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add6~347'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 4.119 ns; Loc. = LAB_X29_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add6~349'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 4.190 ns; Loc. = LAB_X29_Y20; Fanout = 2; COMB Node = 'Line:Line0|Add6~351'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 4.261 ns; Loc. = LAB_X29_Y20; Fanout = 1; COMB Node = 'Line:Line0|Add6~353'
    Info: 15: + IC(0.000 ns) + CELL(0.410 ns) = 4.671 ns; Loc. = LAB_X29_Y20; Fanout = 3; COMB Node = 'Line:Line0|Add6~354'
    Info: 16: + IC(0.613 ns) + CELL(0.438 ns) = 5.722 ns; Loc. = LAB_X28_Y18; Fanout = 1; COMB Node = 'FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1151w[1]~51_RESYN668_BDD669'
    Info: 17: + IC(0.606 ns) + CELL(0.150 ns) = 6.478 ns; Loc. = LAB_X27_Y18; Fanout = 8; COMB Node = 'FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1151w[1]~51'
    Info: 18: + IC(0.127 ns) + CELL(0.436 ns) = 7.041 ns; Loc. = LAB_X27_Y18; Fanout = 9; COMB Node = 'FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|decode_jpa:decode3|w_anode1187w[3]'
    Info: 19: + IC(2.113 ns) + CELL(0.309 ns) = 9.463 ns; Loc. = M4K_X13_Y3; Fanout = 1; MEM Node = 'FrameCtrl:FrameCtrl0|FrameA:FrameA0|altsyncram:altsyncram_component|altsyncram_00b1:auto_generated|ram_block1a23~porta_we_reg'
    Info: Total cell delay = 4.373 ns ( 46.21 % )
    Info: Total interconnect delay = 5.090 ns ( 53.79 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 11% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Found 172 output pins without output pin load capacitance assignment
    Info: Pin "ioGPIO0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioGPIO1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ioSRAM_IO[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_WE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_LB_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_UB_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_OE_" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 50 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin ioGPIO0[0] has a permanently enabled output enable
    Info: Pin ioGPIO0[1] has a permanently disabled output enable
    Info: Pin ioGPIO0[2] has a permanently enabled output enable
    Info: Pin ioGPIO0[3] has a permanently disabled output enable
    Info: Pin ioGPIO0[4] has a permanently enabled output enable
    Info: Pin ioGPIO0[5] has a permanently disabled output enable
    Info: Pin ioGPIO0[6] has a permanently enabled output enable
    Info: Pin ioGPIO0[7] has a permanently disabled output enable
    Info: Pin ioGPIO0[8] has a permanently enabled output enable
    Info: Pin ioGPIO0[9] has a permanently disabled output enable
    Info: Pin ioGPIO0[10] has a permanently enabled output enable
    Info: Pin ioGPIO0[11] has a permanently disabled output enable
    Info: Pin ioGPIO0[12] has a permanently enabled output enable
    Info: Pin ioGPIO0[13] has a permanently disabled output enable
    Info: Pin ioGPIO0[14] has a permanently enabled output enable
    Info: Pin ioGPIO0[15] has a permanently disabled output enable
    Info: Pin ioGPIO0[16] has a permanently enabled output enable
    Info: Pin ioGPIO0[17] has a permanently disabled output enable
    Info: Pin ioGPIO0[18] has a permanently enabled output enable
    Info: Pin ioGPIO0[19] has a permanently disabled output enable
    Info: Pin ioGPIO0[20] has a permanently enabled output enable
    Info: Pin ioGPIO0[21] has a permanently disabled output enable
    Info: Pin ioGPIO0[22] has a permanently enabled output enable
    Info: Pin ioGPIO0[23] has a permanently enabled output enable
    Info: Pin ioGPIO1[0] has a permanently enabled output enable
    Info: Pin ioGPIO1[1] has a permanently enabled output enable
    Info: Pin ioGPIO1[2] has a permanently enabled output enable
    Info: Pin ioGPIO1[3] has a permanently enabled output enable
    Info: Pin ioGPIO1[4] has a permanently enabled output enable
    Info: Pin ioGPIO1[5] has a permanently enabled output enable
    Info: Pin ioGPIO1[6] has a permanently enabled output enable
    Info: Pin ioGPIO1[7] has a permanently enabled output enable
    Info: Pin ioGPIO1[8] has a permanently enabled output enable
    Info: Pin ioGPIO1[9] has a permanently enabled output enable
    Info: Pin ioGPIO1[10] has a permanently enabled output enable
    Info: Pin ioGPIO1[11] has a permanently enabled output enable
    Info: Pin ioGPIO1[12] has a permanently enabled output enable
    Info: Pin ioGPIO1[13] has a permanently enabled output enable
    Info: Pin ioGPIO1[14] has a permanently enabled output enable
    Info: Pin ioGPIO1[15] has a permanently enabled output enable
    Info: Pin ioGPIO1[16] has a permanently enabled output enable
    Info: Pin ioGPIO1[17] has a permanently enabled output enable
    Info: Pin ioGPIO1[18] has a permanently enabled output enable
    Info: Pin ioGPIO1[19] has a permanently enabled output enable
    Info: Pin ioGPIO1[20] has a permanently enabled output enable
    Info: Pin ioGPIO1[21] has a permanently enabled output enable
    Info: Pin ioGPIO1[22] has a permanently enabled output enable
    Info: Pin ioGPIO1[23] has a permanently enabled output enable
    Info: Pin ioGPIO1[24] has a permanently enabled output enable
    Info: Pin ioGPIO1[25] has a permanently enabled output enable
Warning: Following 84 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin ioGPIO0[0] has GND driving its datain port
    Info: Pin ioGPIO0[1] has VCC driving its datain port
    Info: Pin ioGPIO0[2] has GND driving its datain port
    Info: Pin ioGPIO0[3] has VCC driving its datain port
    Info: Pin ioGPIO0[4] has GND driving its datain port
    Info: Pin ioGPIO0[5] has VCC driving its datain port
    Info: Pin ioGPIO0[6] has GND driving its datain port
    Info: Pin ioGPIO0[7] has VCC driving its datain port
    Info: Pin ioGPIO0[8] has GND driving its datain port
    Info: Pin ioGPIO0[9] has VCC driving its datain port
    Info: Pin ioGPIO0[10] has GND driving its datain port
    Info: Pin ioGPIO0[11] has VCC driving its datain port
    Info: Pin ioGPIO0[12] has GND driving its datain port
    Info: Pin ioGPIO0[13] has VCC driving its datain port
    Info: Pin ioGPIO0[14] has GND driving its datain port
    Info: Pin ioGPIO0[15] has VCC driving its datain port
    Info: Pin ioGPIO0[16] has GND driving its datain port
    Info: Pin ioGPIO0[17] has VCC driving its datain port
    Info: Pin ioGPIO0[18] has GND driving its datain port
    Info: Pin ioGPIO0[19] has VCC driving its datain port
    Info: Pin ioGPIO0[20] has GND driving its datain port
    Info: Pin ioGPIO0[21] has VCC driving its datain port
    Info: Pin ioGPIO0[22] has GND driving its datain port
    Info: Pin ioGPIO1[0] has GND driving its datain port
    Info: Pin ioGPIO1[2] has GND driving its datain port
    Info: Pin ioGPIO1[4] has GND driving its datain port
    Info: Pin ioGPIO1[6] has GND driving its datain port
    Info: Pin ioGPIO1[8] has GND driving its datain port
    Info: Pin ioGPIO1[10] has GND driving its datain port
    Info: Pin ioGPIO1[12] has GND driving its datain port
    Info: Pin ioGPIO1[14] has GND driving its datain port
    Info: Pin ioGPIO1[16] has GND driving its datain port
    Info: Pin ioGPIO1[18] has GND driving its datain port
    Info: Pin ioGPIO1[20] has GND driving its datain port
    Info: Pin ioGPIO1[22] has GND driving its datain port
    Info: Pin ioGPIO1[23] has VCC driving its datain port
    Info: Pin ioGPIO1[24] has GND driving its datain port
    Info: Pin oLEDR[2] has GND driving its datain port
    Info: Pin oLEDR[3] has GND driving its datain port
    Info: Pin oLEDR[4] has GND driving its datain port
    Info: Pin oLEDR[5] has GND driving its datain port
    Info: Pin oLEDR[6] has GND driving its datain port
    Info: Pin oLEDR[7] has GND driving its datain port
    Info: Pin oLEDR[8] has GND driving its datain port
    Info: Pin oLEDR[9] has GND driving its datain port
    Info: Pin oLEDR[10] has GND driving its datain port
    Info: Pin oLEDR[11] has GND driving its datain port
    Info: Pin oLEDR[12] has GND driving its datain port
    Info: Pin oLEDR[13] has GND driving its datain port
    Info: Pin oLEDR[14] has GND driving its datain port
    Info: Pin oLEDR[15] has GND driving its datain port
    Info: Pin oLEDR[16] has GND driving its datain port
    Info: Pin oLEDR[17] has GND driving its datain port
    Info: Pin oLEDG[0] has GND driving its datain port
    Info: Pin oLEDG[1] has GND driving its datain port
    Info: Pin oLEDG[2] has GND driving its datain port
    Info: Pin oLEDG[3] has GND driving its datain port
    Info: Pin oLEDG[4] has GND driving its datain port
    Info: Pin oLEDG[5] has GND driving its datain port
    Info: Pin oLEDG[6] has GND driving its datain port
    Info: Pin oLEDG[7] has GND driving its datain port
    Info: Pin oLEDG[8] has GND driving its datain port
    Info: Pin oHex7[0] has GND driving its datain port
    Info: Pin oHex7[1] has GND driving its datain port
    Info: Pin oHex7[2] has GND driving its datain port
    Info: Pin oHex7[3] has GND driving its datain port
    Info: Pin oHex7[4] has GND driving its datain port
    Info: Pin oHex7[5] has GND driving its datain port
    Info: Pin oHex7[6] has VCC driving its datain port
    Info: Pin oHex6[1] has GND driving its datain port
    Info: Pin oHex3[0] has GND driving its datain port
    Info: Pin oHex3[1] has GND driving its datain port
    Info: Pin oHex3[2] has GND driving its datain port
    Info: Pin oHex3[3] has GND driving its datain port
    Info: Pin oHex3[4] has GND driving its datain port
    Info: Pin oHex3[5] has GND driving its datain port
    Info: Pin oHex3[6] has VCC driving its datain port
    Info: Pin oHex2[1] has GND driving its datain port
    Info: Pin oSRAM_A[16] has GND driving its datain port
    Info: Pin oSRAM_A[17] has GND driving its datain port
    Info: Pin oSRAM_CE_ has GND driving its datain port
    Info: Pin oSRAM_LB_ has GND driving its datain port
    Info: Pin oSRAM_UB_ has GND driving its datain port
    Info: Pin oSRAM_OE_ has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: FrameCtrl:FrameCtrl0|oSRAM_WE_~20 (inverted)
        Info: Type bidirectional pin ioSRAM_IO[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin ioSRAM_IO[15] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 236 warnings
    Info: Allocated 210 megabytes of memory during processing
    Info: Processing ended: Mon Nov 26 17:50:32 2007
    Info: Elapsed time: 00:01:21